Séminaire ETIS : Fakhreddine Gaffari

L’intelligence embarquée dans les systèmes électroniques critiques / Embedded intelligence in critical electronic systems

(FR) Dans ce séminaire, je présente les résultats récents de travaux de recherche autour de la conception efficace des systèmes sur puce (System on Chip : SoC) embarqués. Outre les contraintes classiques du temps d’exécution, de consommation, et de surface, d’autres contraintes liées à l’environnement se rajoutent telles que la fiabilité contre les fautes transitoires. Dans le cadre de nos travaux de recherche sur la conception des systèmes sur puce embarqués pour différents domaines d’application allant de l’électronique pour la santé à l’aéronautique, l’aérospatial et l’automobile, nous proposons dans la première partie de cette présentation des nouveaux paradigmes de fiabilisation basés sur les codes LDPC (Low Density Parity Check). Des approches de décodage intelligentes basées sur des algorithmes de machine Learning sont en cours d’investigation pour faire apprendre au décodeur LDPC les faiblesses des codes utilisés. D’autres approches d’apprentissage Deep Learning sont aussi envisagées dans nos travaux futurs en les combinant à des décodeurs LDPC moins complexes de type décision durs. Dans la deuxième partie, nous étudierons en particulier l’observabilité d’un système à base de microprocesseur lorsqu’il est soumis aux radiations des particules en altitude. Nous utilisons des algorithmes d’apprentissage supervisé pour une classification intelligente des erreurs issues des compagnes de radiations de particules. Pour le domaine de l’électronique pour la santé, nous proposons des solutions pour améliorer la précision de la classification de signaux EEG. Nous proposons une implémentation embarquée originale de la chaine de traitement EEG à base des algorithmes Machine Learning pour la phase de classification. Nous proposons aussi dans nos travaux de recherche actuels le déploiement des approches Deep Learning pour améliorer la précision de la classification ainsi que sa variabilité pour le même sujet et d’un sujet à l’autre. Enfin, pour une implémentation embarquée efficace de nos algorithmes d’apprentissage, nous menons des investigations sur la tolérance aux fautes des réseaux de neurones afin de concevoir des architecturales bio-inspirés qui satisferont par nature les contraintes de fiabilité tout en respectant les contraintes classiques d’un circuit embarqué.

(EN) In this seminar, I present the recent results of research work around the efficient design of embedded
System on Chip (SoC). Besides the classic constraints of execution time, consumption, and surface, other
constraints related to the environment are added such as reliability against transient faults. As part of our
research work on the design of embedded SoC for various application domains ranging from electronics for health
to aeronautics, aerospace and automotive, we propose in the first part of this presentation a new reliability
paradigm based on LDPC (Low Density Parity Check) codes. Intelligent decoding approaches based on machine
learning algorithms are being investigated to make the LDPC decoder learn the weaknesses of considered codes.
Other Deep Learning approaches are also considered in our future work by combining them with less complex LDPC such as hard decision decoders. In the second part, we will study the observability of a microprocessor-based system when it is subjected to radiation from particles at altitude. We use supervised learning algorithms for an intelligent classification of errors from particle radiation campaigns. For the field of electronics for health, we propose solutions to improve the accuracy of the classification of EEG signals. We present an original embedded implementation of the EEG processing chain based on Machine Learning algorithms for the classification phase. We also propose in our current research work the deployment of Deep Learning approaches to improve the accuracy of the classification as well as its variability for the same subject and from one subject to another. Finally, for an efficient embedded implementation of our AI algorithms, we are conducting investigations on the fault tolerance of neural networks in order to design bio-inspired architectures that will, by nature, satisfy the reliability constraints while respecting the classical constraints of an embedded circuit.

En présentiel (Curium, ENSEA) et sur zoom : https://cnrs.zoom.us/j/94344277508?pwd=N2hxeUhUcEhNUC9CZlNrUFRBR2MvUT09

ID de réunion : 943 4427 7508

Code secret : JZ1tCm